填空題

Verilog HDL的功能描述可以用()、()、()和()等方法來實(shí)現(xiàn),通常把確定這些設(shè)計(jì)模塊描述的方法稱為建模。

答案: assign語句;元件例化(instantiate);always塊語句;initial塊語句
題目列表

你可能感興趣的試題

填空題

Verilog HDL的功能描述是用來描述設(shè)計(jì)模塊的()和模塊端口間的()。

答案: 內(nèi)部結(jié)構(gòu);邏輯關(guān)系
微信掃碼免費(fèi)搜題