- 搜標題
- 搜題干
- 搜選項
問答題
【論述題】說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點。
答案：
靜態(tài)時序分析是采用窮盡分析方法來提取出整個電路存在的所有時序路徑，計算信號在這些路徑上的傳播延時，檢查信號的建立和保持時...
你可能感興趣的試題
問答題
【論述題】給出某個一般時序電路的圖，有Tsetup、Tdelay、Tck->q，還有clock的delay，寫出決定最大時鐘的因素，同時給出表達式。
答案：
T+Tclkdealy>Tsetup+Tco+Tdelay；
Thold>Tclkdelay+Tco+Tdel...
Thold>Tclkdelay+Tco+Tdel...
問答題
【論述題】時鐘周期為T，觸發(fā)器D1的建立時間最大為T1max，最小為T1min。組合邏輯電路最大延遲為T2max，最小為T2min。問，觸發(fā)器D2的建立時間T3和保持時間T4應滿足什么條件？
答案：
首先說下建立時間和保持時間的定義。
建立時間（setuptime）是指在觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)...
建立時間（setuptime）是指在觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)...
