根據(jù)下述半加器電路圖,編寫實(shí)現(xiàn)半加器的VHDL程序。
半加器程序
下圖是一個(gè)2選1電路圖,試根據(jù)該圖編寫VHDL語言程序。
編程結(jié)果如下:
下表是一個(gè)2選1電路真值表,請(qǐng)根據(jù)表中給出關(guān)系,采用VHDL語言設(shè)計(jì)電路。表中“X”表示任意數(shù)據(jù)。