填空題

如圖,門(mén)電路G1,G2均TTL工藝,當(dāng)輸入信號(hào)A為低電平VIL,B為高電平VIH的情況下,圖中T點(diǎn)為()電平(填寫(xiě)“高”或“低”);如果采用正邏輯(即:高電平代表邏輯“1”,低電平代表邏輯“0”),請(qǐng)寫(xiě)出輸出Y關(guān)于A,B,C的邏輯函數(shù)Y(A,B,C)=()

 

答案:

低;

微信掃碼免費(fèi)搜題