A.布局要求:靠板邊放置,“1”腳靠板框內(nèi)側(cè) B.分立器件呈一字形或L形 C.與數(shù)字信號需進(jìn)行隔離,RGB信號包地,減少其他信號對其干擾 D.R、G、B、VSYNC、HSYNC為模擬信號,走線加粗至10mil或以上,且控制阻抗為75歐姆,往往要采用隔層參考的方式進(jìn)行
A.對1個CPU帶4個SDRAM的異步時鐘、應(yīng)使時鐘驅(qū)動器輸出到4個SDRAM和1個CPU5根線都等長、等長范圍為50mil,不要求時鐘線和數(shù)據(jù)線或者地址線等長 B.GHz以上的差分時鐘應(yīng)保證走線盡量短、避免打過孔,如無法避免則不超過2對過孔、建議采用“立體包地”的方式進(jìn)行,對內(nèi)等長≤2mil C.時鐘線不要靠近敏感的模擬信號、接口器件和開關(guān)電源附近 D.一般時鐘驅(qū)動器放置在所要提供時鐘的幾個芯片中間,到各個芯片的位置相等
A.π型電源濾波電路一字型布局設(shè)計,輸入電源的過孔放在電容之前再引入到磁珠上、濾波電容放置的原則是容值小的靠近電源管腳 B.晶體和晶振器件面不允許非GND網(wǎng)絡(luò)的過孔和走線,需鋪地平面并打地過孔 C.晶體的XTAL_in和XTAL_out走線要越短越好,不可以超過500mil。兩根信號按照類差分走線 D.晶振和晶體要靠近IC放置,但晶振的輸出電阻要靠近IC芯片放置