假設(shè)加法器延時為1u.t.,乘法器延時為2u.t.,如圖所示電路的關(guān)鍵路徑的延時為()。
A.8B.7C.6D.5
A.不操作B.節(jié)點的每條輸入邊增加()延時,同時節(jié)點的每條輸出邊減少()延時C.節(jié)點的每條輸入邊減少()延時,同時節(jié)點的每條輸出邊增加()延時D.節(jié)點的每條輸入邊增加()延時,同時節(jié)點的每條輸出邊增加()延時
A.重定時路徑的權(quán)重與中間節(jié)點的重定時值有關(guān)B.重定時會改變環(huán)路的總延時數(shù)C.重定時不改變DFG的迭代邊界D.所有節(jié)點重定時值都增加常數(shù)值j后,重定時映射G→Gr發(fā)生改變