你可能感興趣的試題

A、10
B、20
C、30
D、40

A、與CPLD相比，F(xiàn)PGA的CLB陣列結(jié)構(gòu)克服了CPLD等PLD中那種固定“與-或”陣列的結(jié)構(gòu)的局限性，在組成復(fù)雜、特殊數(shù)字系統(tǒng)時(shí)設(shè)計(jì)更加靈活。
B、FPGA加大了可編程I/O端的數(shù)目，使得各引腳信號的安排更加方便和合理。
C、FPGA中信號傳輸?shù)难舆t時(shí)間確定，因而提高了器件的工作速度。
D、FPGA的編程數(shù)據(jù)是存儲(chǔ)在一個(gè)SRAM中的，因而斷電后數(shù)據(jù)即丟失，通常需配備保存編程數(shù)據(jù)的EPROM，使用不方便，同時(shí)沒有CPLD中設(shè)置的加密編程單元，因而也不便于保密。