由同步十進(jìn)制加法計(jì)數(shù)器74LS160構(gòu)成一數(shù)字系統(tǒng)如圖所示,假設(shè)計(jì)數(shù)器的初態(tài)為0,測(cè)得組合邏輯電路的真值表如下所示: