A.同一組DQ信號線之間的長度差≤10mil B.每組DQ信號線與其對應的DQS信號線的走線長度差≤10mil C.不同組的數(shù)據(jù)線,誤差≤100mil D.地址/命令/控制信號以時鐘為參考,走線長度與時鐘信號的長度差≤100mil
A.VTT電源孤島盡可能靠近內存顆粒以及終端調節(jié)模塊放置 B.終端調節(jié)模塊的Sense引腳走線需要從VTT電源孤島的中間引出 C.加大Vref的走線寬度并且將Vref的走線與其它走線隔離,降低Vref上的噪聲 D.以上說法都不對
A.采用T拓撲結構上拉電阻放在T點處,上拉電阻的走線長度要小于500mil B.采用FLY-BY拓撲上拉電阻放在最后一片DDR3芯片的后端,上拉電阻的走線長度要小于500mil C.當DDR3芯片所需的電流超過電源走線的通流能力,會因驅動能力不足導致對信號處的錯誤處理 D.DDR3布線減少過孔的數(shù)量是為了避免過孔的寄生電容和電感對信號質量的影響