亚洲中文字幕一区二区圣芭比,亚洲永久精品ww47cos ,亚洲日韩av无码不卡一区二区三区

1.填空題VHDL結(jié)構(gòu)體由（）、（）組成。

2.填空題目前比較流行的主流廠家的EDA軟件有（）、（）、（）、（）

3.填空題VHDL用于仿真驗(yàn)證的高級(jí)順序語句主要有延時(shí)語句（WAIT）、退出語句（EXIT）、返回語句（RETURN）、（）、（）

4.問答題畫出與以下實(shí)體描述對(duì)應(yīng)的原理圖符號(hào)元件。

5 在VHDL的并行語句之間中，只能用（）來傳送信息。

6 大規(guī)?？删幊唐骷饕蠪PGA、CPLD兩類，其中CPLD通過（）實(shí)現(xiàn)其邏輯功能。

7.填空題Quartus Ⅱ的圖形設(shè)計(jì)文件類型是（）

8.填空題VHDL的PROCESS（進(jìn)程）內(nèi)部是由（）組成的，但PROCESS語句本身卻是（）。

9.填空題Verilog HDL的register型變量是一種數(shù)值容器，不僅可以容納（），也可以保持（），這一屬性與觸發(fā)器或寄存器的記憶功能有很好的對(duì)應(yīng)關(guān)系。

10.填空題采用PLD進(jìn)行的數(shù)字系統(tǒng)設(shè)計(jì)，是基于（）的設(shè)計(jì)或稱之為（）的設(shè)計(jì)。

EDA技術(shù)章節(jié)練習(xí)(2020.05.06)