網(wǎng)站首頁
考試題庫
在線???/a>
智能家居
網(wǎng)課試題
問&答
熱門試題
登錄 |
注冊
網(wǎng)站首頁
考試題庫
熱門試題
智能家居
網(wǎng)課試題
大學試題
題庫首頁
每日一練
章節(jié)練習
EDA技術章節(jié)練習(2020.05.14)
來源:考試資料網(wǎng)
1.問答題
設計一個M序列發(fā)生器,M序列為“11110101”
參考答案:
進入題庫練習
2.問答題
FPGA在ASIC設計中有什么用途?
參考答案:
FPGA和CPLD通常也被稱為可編程專用IC,或可編程ASIC。FPGA實現(xiàn)ASIC設計的現(xiàn)場可編程器件。
進入題庫練習
3
建立設計項目的菜單是()。
點擊查看答案&解析
4.問答題
設計一個帶計數(shù)使能、異步復位、帶進位輸出的增1六位二進制計數(shù)器,計數(shù)結果由共陰極七段數(shù)碼管顯示。
參考答案:
進入題庫練習
5.填空題
VHDL的信號(SIGNAL)是一種數(shù)值容器,不僅可以容納(),也可以保持()。
參考答案:
當前值;歷史值
進入題庫練習
6.填空題
印制電路板的()層主要用于繪制元器件外形輪廓以及標識元器件標號等。該類層共有兩層。
參考答案:
Silkscreen Layers
進入題庫練習
7.填空題
執(zhí)行()命令操作,元器件按底端對齊。
參考答案:
Align Bottom
進入題庫練習
8.問答題
設計6位二進制數(shù)到BCD碼(8421碼)的轉換器。結果由共陰極數(shù)碼管顯示。
參考答案:
進入題庫練習
9.填空題
VHDL中的斷言語句主要用于程序調(diào)試、時序仿真的人機對話,屬于(),綜合中被忽略而不會生成邏輯電路,只用于檢測某些電路模型是否正常工作等。
參考答案:
不可綜合語句
進入題庫練習
10
在VHDL語言中,用語句()表示檢測到時鐘clk的上升沿。
點擊查看答案&解析